STAGE : INGÉNIEUR-E FPGA F/H

Description du poste

Safran est un groupe international de haute technologie opérant dans les domaines de l'aéronautique (propulsion, équipements et intérieurs), de l'espace et de la défense. Sa mission : contribuer durablement à un monde plus sûr, où le transport aérien devient toujours plus respectueux de l'environnement, plus confortable et plus accessible. Implanté sur tous les continents, le Groupe emploie 92 000 collaborateurs pour un chiffre d'affaires de 23,2 milliards d'euros en 2023, et occupe, seul ou en partenariat, des positions de premier plan mondial ou européen sur ses marchés. Safran s'engage dans des programmes de recherche et développement qui préservent les priorités environnementales de sa feuille de route d'innovation technologique.

Safran est la 1ère entreprise du secteur aéronautique et défense du classement « World's Best Companies 2023 » du magazine TIME.



Safran Electronics & Defense est une entreprise internationale de plus de 12 000 collaboratrices et collaborateurs, qui mobilisent expertises et esprit de corps pour concevoir des solutions de haute technologie dans les domaines de l'aéronautique, de la défense et du spatial. En combinant intelligence humaine et technologique, l'entreprise développe les produits et services pour aider les acteurs civils et militaires à observer, décider et guider sur terre, en mer, dans le ciel et dans l'espace. Et ainsi contribuer à un monde plus sûr.

Descriptif mission

Au sein du site SAFRAN ELECTRONICS & DEFENSE de Cesson-Sévigné et du pôle Field-Programmable Gate Array (FPGA), vous avez pour principale mission l'étude d'un crypto processeur.



Vous serez amené-e à mener plusieurs phases :



I. Phase d'initialisation : état de l'art sur la technologie utilisée, étude des algorithmes cryptographiques utilisés et revue des spécifications de la plateforme.



II. Phase de conception : définition de l'architecture de la solution cryptographique à intégrer, sélection des algorithmes cryptographiques selon les cas d'usage et planification des étapes de développement et des tests à réaliser.



III. Phase de développement : implémentation du c?ur cryptographique, intégration des fonctions identifiées et développement d'un banc de test de mesure de performance.



IV. Phase de validation et optimisation : tests approfondis des performances (latence, débit, conso énergie), analyse des résultats obtenus et optimisation des performances.



V. Phase de finalisation : rédaction du rapport, présentation aux équipes et proposition d'amélioration.